Responsive image
Universidade Federal de Santa catarina (UFSC)
Programa de Pós-graduação em Engenharia, Gestão e Mídia do Conhecimento (PPGEGC)
Detalhes do Documento Analisado

Centro: Tecnológico

Departamento: Informática e Estatística/INE

Dimensão Institucional: Pesquisa

Dimensão ODS: Econômica

Tipo do Documento: Projeto de Pesquisa

Título: ALGORITMOS E APRENDIZADO DE MÁQUINA PARA VERIFICAÇÃO FUNCIONAL DE MULTICORE CHIPS

Coordenador
  • LUIZ CLAUDIO VILLAR DOS SANTOS
Participante
  • LUIZ CLAUDIO VILLAR DOS SANTOS (D)

Conteúdo

O objetivo geral desta proposta é a construção ...o objetivo geral desta proposta é a construção de um framework para a verificação funcional de multicore chips com foco no subsistema de memória compartilhada, o qual costuma ser especificado através de um modelo de consistência de memória. o framework deverá incluir múltiplos módulos de geração dirigida de testes (directed test generators), de verificação dinâmica (runtime checkers) e de análise de cobertura (coverage analyzers), além de um simulador associado à representação de projeto do multicore chip sob ve- rificação. três objetivos específicos deverão ser alcançados para viabilizar o objetivo geral: (1) a concepção de novos algoritmos para a geração dirigida de testes, (2) a criação de especificações formais e de novos algoritmos para verificação dinâmica e (3) o desen- volvimento de métricas complementares de cobertura. a originalidade esperada deverá resultar das limitações identificadas em trabalhos correlatos, da adoção de abordagens de machine-learning nunca antes aplicadas ao problema de geração de testes e da concepção de algoritmos originais – orientados a eventos – jamais aplicados ao problema de verificação dinâmica. a metodologia adotada é baseada no reuso de uma infraestrutura em domínio público (para a representação de projeto e simulação), no reuso de módulos pré-existentes, na comparação de cada novo módulo com artefatos congêneres e na avaliação experimental em termos de cobertura (de estados e transições), de eficácia (na detecção de erros de projeto) e no esforço de verificação. a relevância da proposta é amparada no fato de que multicore chips são essenciais para a plataforma de tecnologia de informação, na tendência à heterogeneidade (em socs e microprocessadores) e em indícios de que também a comunicação entre cores heterogêneos tende a adotar memória compartilhada coerente. nesta proposta, o impacto do desenvolvimento tecnológico advém de dois fatos: (1) o projeto de socs é um mercado promissor, diversificado e estratégico; (2) a formação de recursos humanos na aplicação de aprendizado de máquina tem potencial de impacto para além do escopo específico desta proposta. entre os resultados esperados estão a concepção, validação e avaliação comparativa de 3 novos geradores, 4 variantes de um novo checker e 6 métricas de cobertura. a exequibilidade da proposta resulta da massa crítica de artefatos correlatos, acumulada ao longo de 9 anos. por isso, no próximo triênio, espera-se a publicação em veículos da mais alta qualificação na área de cad/eda (pelo menos 2 trabalhos em eventos e 7 artigos em periódicos)

Índice de Shannon: 3.50319

Índice de Gini: 0.861684

ODS 1 ODS 2 ODS 3 ODS 4 ODS 5 ODS 6 ODS 7 ODS 8 ODS 9 ODS 10 ODS 11 ODS 12 ODS 13 ODS 14 ODS 15 ODS 16
2,73% 2,94% 4,02% 7,18% 3,28% 3,90% 6,07% 4,36% 32,32% 3,28% 8,11% 4,44% 4,65% 4,08% 3,64% 5,01%
ODS Predominates
ODS 9
ODS 1

2,73%

ODS 2

2,94%

ODS 3

4,02%

ODS 4

7,18%

ODS 5

3,28%

ODS 6

3,90%

ODS 7

6,07%

ODS 8

4,36%

ODS 9

32,32%

ODS 10

3,28%

ODS 11

8,11%

ODS 12

4,44%

ODS 13

4,65%

ODS 14

4,08%

ODS 15

3,64%

ODS 16

5,01%