Na área de circuitos digitais o uso de processadores e dsps é largamente utilizado para uma gama de aplicações. na aplicação de redes neurais convolucionais utiliza-se para os cálculos de computação as unidades mac e destaca-se o hardware do multiplicador como responsável por um elevado atraso, grande ocupação de área e alto consumo de potência do circuito. multiplicadores em paralelo possuem menor valor de atraso e melhor performance, e os algoritmos mais conhecidos são de wallace e dadda. diversas modificações desde as primeiras versões estão presentes no estado da arte buscando otimizações nas grandezas mencionadas. dividi-se a arquitetura nos estágios de pré-computação, compressão e soma final. na etapa de compressão busca-se novos circuitos para compressores do estado da arte, diminuindo o valor de atraso e propõe-se novos compressores. destes, analisa-se qual compressor é mais otimizado para determinada árvore de bits gerada pela etapa de produtos parciais. na soma final investiga-se qual arquitetura é melhor com base na métrica de atraso para o multiplicador proposto, em que realiza a adição de 32 bits. os circuitos digitais de multiplicadores propostos foram escritos em vhdl e sintetizados nas tecnologias de 180nm e 90nm. avaliando-se os resultados obtidos em atraso, área e potência com o estado da arte. compara-se também os valores entre as diferentes tecnologias para verificar a validade dos circuitos propostos. entre as arquiteturas de comparação de multiplicadores de unidades mac no uso de redes neurais convolucionais obteve-se uma redução de 30% no caminho crítico do circuito.