O crescente impacto das interconexões no desempenho dos circuitos aumentou a importância do projeto físico na última década. no contexto das tecnologias contemporâneas, é imprescindível se considerar informações físicas nas estimativas de atraso, para que otimizações no projeto físico não invalidem otimizações de desempenho realizadas durante a síntese lógica. uma das técnicas de otimização utilizadas durante o projeto físico é o posicionamento guiado por atraso (tdp: timing-driven placement). dado um posicionamento inicial do circuito, tdp move um número limitado de células com o objetivo de reduzir (ou mesmo corrigir, se possível) as violações de atraso crítico do circuito. o tdp pode ser realizado de maneira global ou incremental. este trabalho propõe e avalia uma técnica de tdp incremental que reposiciona um subconjunto de células a fim de otimizar o atraso referente às interconexões mais críticas do circuito tentando, ao mesmo tempo, reservar a qualidade do posicionamento inicial. a técnica modela explicitamente as interconexões com árvores de steiner, as quais são capazes de capturar informações sobre a topologia das interconexões do roteamento final. aplicada em circuitos industriais previamente otimizados, a técnica proposta proporcionou reduções médias de violações de atraso de 34% a 62%, considerando as restrições de deslocamento short e long, respectivamente.