
Universidade Federal de Santa catarina (UFSC)
Programa de Pós-graduação em Engenharia, Gestão e Mídia do Conhecimento (PPGEGC)
Detalhes do Documento Analisado
Centro: Tecnológico
Programa de Pós-Graduação: Programa de Pós-Graduação em Engenharia Elétrica
Dimensão Institucional: Pós-Graduação
Dimensão ODS: Econômica
Tipo do Documento: Tese
Título: A VERIFICATION PLATFORM FOR IMPROVING THE DESIGN AND TEST OF STAR TRACKERS
Orientador
- EDUARDO AUGUSTO BEZERRA
Aluno
- VICTOR HUGO SCHULZ
Conteúdo
O processo de desenvolvimento de um sensor de estrelas partindo da fase conceitual e até que se obtenha um sistema funcionando, enquanto simultaneamente seja certificada que a abordagem está correta, não é uma tarefa trivial. o desafio é ainda maior quando, por razões de flexibilidade, sejam escolhidos para implementação sistemas de processamento do tipo sistema-em-um-chip (soc system-on-chip) combinando componentes de software e hardware configurável. este trabalho propõe a utilização de imagens de estrela sintéticas (um céu simulado), unido à estrutura padronizada da metodologia de verificação universal (uvm universal verification methodology) como base de uma abordagem de desenvolvimento. o objetivo é organizar e acelerar o projeto, melhorar a qualidade do sistema quanto à produção de resultados corretos e oferecer métricas para a comparação de diferentes algoritmos. o retrabalho potencial futuro é reduzido através de duas formas: nós desenvolvemos um simulador e plataforma de desenvolvimento que são distribuídos sob licença de software livre; e a estrutura da uvm estimula a reutilização de código através da adoção de uma abordagem orientada a objetos. nós propomos uma estrutura do tipo caixa preta para a plataforma de verificação com interfaces padronizadas e exemplificamos como essa abordagem pode ser aplicada ao desenvolvimento de um sensor de estrelas para pequenos satélites, tendo como alvo o desenvolvimento em soc. as mesmas bancadas de testes (test benches) foram aplicadas a ambas as implementações conceituais iniciais (em software apenas) como a posteriores implementações de sistemas híbridos (em software e hardware), em uma configuração hardware no laço (hil hardware-in-the-loop). essa estratégia de reaproveitamento de bancadas de testes também se mostrou interessante ao revelar a capacidade de regressão nos testes realizados através da plataforma desenvolvida. ainda, o simulador foi utilizado para injetar ruído específico, para que o sistema pudesse ser avaliado em algumas condições ambientais de mundo real.
Pós-processamento: Índice de Shannon: 3.74586
ODS 1 | ODS 2 | ODS 3 | ODS 4 | ODS 5 | ODS 6 | ODS 7 | ODS 8 | ODS 9 | ODS 10 | ODS 11 | ODS 12 | ODS 13 | ODS 14 | ODS 15 | ODS 16 |
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
4,12% | 3,87% | 5,01% | 7,17% | 4,44% | 4,06% | 5,39% | 5,47% | 23,54% | 4,29% | 8,46% | 5,02% | 4,77% | 4,57% | 4,10% | 5,72% |
ODS Predominates


4,12%

3,87%

5,01%

7,17%

4,44%

4,06%

5,39%

5,47%

23,54%

4,29%

8,46%

5,02%

4,77%

4,57%

4,10%

5,72%