A colheita de energia do ambiente é uma escolha comum para se operar dispositivos situados em locais inacessíveis, mas esta alternativa exige que estes equipamentos arranquem com fontes de tensão e potências muito baixas. com a redução de tensão, os transistores cmos são sujeitos a operar no modo de subthreshold e na região linear, o que reduz ganho e degrada os níveis lógicos de circuitos digitais. para mitigar esses efeitos, quatro alternativas ao inversor cmos são revisadas e comparadas através de soluções numéricas e simulação: o classical schmitt trigger, o three-inverter schmitt trigger (ti-st), o dynamic leakage-suppresion logic (dls) e o stacked-inverter gate (sig). demonstrou-se numericamente que o sig possui uma tensão de alimentação para ganho unitário menor que o inversor tradicional, diminuindo o valor para v_dd˜30mv em 300 k. também foi demonstrado, pela primeira vez, que o ti-st apresenta histerese a partir de uma tensão de alimentação de v_dd=36 mv a temperatura ambiente. algumas células foram fabricadas e medidas. a tensão mínima mensurada para o aparecimento da histerese no ti-st foi de v_dd=48.5 mv para um dado projeto.